Busca
Home arrow Notícias arrow Comunidade Científica arrow Professor associado da SBMicro publica livro internacional
 Home
 Institucional
 Prêmio Landell de Moura
 Concurso de Teses e Dissertações
 Eventos
 Mantenedores
 Notícias
 Contato
 Grupos de Pesquisa
 SForum
 WCAS

Acesso a Associados
Login  
     
Senha
     

      

      Esqueceu sua senha?


ASSOCIE-SE




CEITEC




LSI-TEC - LABORATÓRIO DE SISTEMAS INTEGRÁVEIS TECNOLÓGICO









Sociedade Brasileira de Computação


Sociedade Brasileira para o Progresso da Ciência


NSCAD

 
Professor associado da SBMicro publica livro internacional   Versão para Impressão 
Prof. Salvador Pinillos Gimenez (Centro Universitário FEI, Campi São Bernardo) publicou em março de 2016 o livro Layout Techniques for Mosfets (Synthesis Lectures on Emerging Engineering Technologies).

O livro é publicado internacionalmente pela editora Morgan & Claypool Publishers. A SBMicro parabeniza seu associado pela publicação.

Abaixo segue um texto explicativo da publicação (em inglês):

This book aims at describing in detail the different layout techniques for remarkably boosting the electrical performance and the ionizing radiation tolerance of planar Metal-Oxide-Semiconductor (MOS) Field Effect Transistors (MOSFETs) without adding any costs to the current planar Complementary MOS (CMOS) integrated circuits (ICs) manufacturing processes. These innovative layout styles are based on pn junctions engineering between the drain/source and channel regions or simply MOSFET gate layout change. These interesting layout structures are capable of incorporating new effects in the MOSFET structures, such as the Longitudinal Corner Effect (LCE), the Parallel connection of MOSFETs with Different Channel Lengths Effect (PAMDLE), the Deactivation of the Parallel MOSFETs in the Bird's Beak Regions (DEPAMBBRE), and the Drain Leakage Current Reduction Effect (DLECRE), which are still seldom explored by the semiconductor and CMOS ICs industries. Several three-dimensional (3D) numerical simulations and experimental works are referenced in this book to show how these layout techniques can help the designers to reach the analog and digital CMOS ICs specifications with no additional cost. Furthermore, the electrical performance and ionizing radiation robustness of the analog and digital CMOS ICs can significantly be increased by using this gate layout approach.

Texto retirado do endereço: www.amazon.com/Techniques-Synthesis-Lectures-Engineering-Technologies/dp/162705488X
Última Atualização: ( 27/06/2016 )




RIGHTBOX
   



Home | Institucional | Prêmio Landell de Moura | Concurso de Teses e Dissertações | Eventos | Mantenedores | Notícias | Contato | Grupos de Pesquisa | SForum | WCAS